

02-015676

THIN FILM TRANSISTOR

Patent Number: JP2015676
Publication date: 1990-01-19
Inventor(s): ISHIDA MAMORU; others: 04
Applicant(s):: RICOH CO LTD; others: 01
Requested Patent: JP2015676
Application Number: JP19880165251 19880701
Priority Number(s):
IPC Classification: H01L29/784 ; H01L27/12
EC Classification:
Equivalents:

Abstract

PURPOSE:To prevent an OFF-current from increasing due to the effect of photo- carriers by shielding light rays with a light shielding film so as to prevent the reduction in an Ion/off.

CONSTITUTION:A light shielding film 3 of a high melting point metal or an oxide of it is formed on an upper part or a lower part of a channel forming region provided with poly-Si which serves as an active layer 5. A high melting point metal such as Cr or W can be used as the light shielding film 3. And, it is preferable that an insulating film 4 is provided between the light shielding film 3 and a TFT section through an LPCVD method or the like to prevent an electrical contact between the light shielding film 3 and the active layer 5.

Data supplied from the esp@cenet database - I2

⑫ 公開特許公報(A) 平2-15676

⑤ Int.Cl.⁵

識別記号

庁内整理番号

⑬ 公開 平成2年(1990)1月19日

H 01 L 29/784
27/12

A

7514-5F
8624-5F

H 01 L 29/78 3 1 1 N

審査請求 未請求 請求項の数 1 (全4頁)

⑭ 発明の名称 薄膜 トランジスタ

⑯ 特 願 昭63-165251

⑰ 出 願 昭63(1988)7月1日

⑱ 発 明 者 石 田 守

東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑱ 発 明 者 廣 居 正 樹

宮城県名取市高館熊野堂字余方上5番地の10 リコー応用
電子研究所株式会社内

⑱ 発 明 者 森 孝 二

東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑲ 出 願 人 株 式 会 社 リ コ ー

東京都大田区中馬込1丁目3番6号

⑲ 出 願 人 リコー応用電子研究所
株式会社

宮城県名取市高館熊野堂字余方上5番地の10

⑳ 代 理 人 弁理士 佐田 守雄

外1名

最終頁に続く

明 細 書

1. 発明の名称

薄膜トランジスタ

2. 特許請求の範囲

1. Poly-Siを活性層とする薄膜トランジスタにおいて、薄膜トランジスタのチャンネル形成領域の上部もしくは下部に高融点金属もしくはその酸化物からなる遮光膜を形成したことを特徴とする薄膜トランジスタ。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は等倍センサー駆動用もしくは液晶駆動用の薄膜トランジスタ（以下、TFTという）に関する。

〔従来の技術〕

一般に、等倍センサー液晶の駆動用TFTを構成するpoly-Si MOS TFTでは、そのキャリア移動度を高め、しきい値電圧 V_{th} を下げ、オフ電流を低減する目的でプラズマ水素処理等の水素化処理を行い、大幅な特性改善

を図っている。この水素化処理による効果はpoly-Si活性層内およびpoly-Si活性層-ゲート界面での粒界に起因したトラップ密度を減少させることに他ならない。このように水素化処理によってpoly-Si膜質およびpoly-Si活性層-ゲート界面が良好になると、光照射により発生するフォトキャリアの影響が無視できなくなる。特に、等倍光センサー駆動用のTFTの場合は光源、光センサー、poly-Si TFTが高密度に配置されているため、常時TFTに光が照射されることになる。従って、水素化処理の効果が大きい程、フォトキャリアの影響が大きくなってくる。

一般に、光センサー用の光源からTFT部への照度は1000~2000 lxの照度でTFT上面より光照射した場合、オフ電流が2桁程度増大し、Ion/offが2桁低下するのが認められる。このように、光照射によるTFT特性の低下が明らかであり、特に光センサーの出力を引き出すアナログスイッチではオフ電流の上昇が非常

に大きな問題となっている。

〔発明が解決しようとする課題〕

本発明では水素処理して特性向上を図った poly-Si MOS TFT における光照射によるオフ電流の増加を抑え、 Ion/off 低下を防止し、特に光センサーの駆動用として好適な TFT を提供することを目的とするものである。

〔課題を解決するための手段〕

本発明に係る TFT は poly-Si を活性層とするチャンネル形成領域の上部もしくは下部に高融点金属もしくはその酸化物からなる遮光膜を形成したことを特徴とするものである。

本発明において遮光膜として使用される高融点金属としては代表的には Cr および W が挙げられる。しかし、透過率が95%以上カットできるものであれば適宜の高融点金属が使用でき、またその酸化物であってもよい。同様の理由から、これら遮光膜の膜厚は透過光を95%以上カットできるように設定される。例えば、照度

2000 lx の時、膜厚500 Å 以上の Cr 遮光膜があれば透過率は20 lx 以下に下げられる。なお、この遮光膜は TFT の層構成あるいは使用態様等によって、チャンネル形成領域の上部でも、下部にでも適宜に選択される。

第1図は本発明の一実施例を示すものであり、この実施例では光源1が TFT の裏面に存在する例を示すものである。このような場合は、遮光膜3を TFT のチャンネル形成領域の下部に設ける。なお、この遮光膜3は Cr 等の高融点金属で形成し、その表面は酸化させてもよい。この場合、この遮光膜3と TFT 部との間に LPCVD 法等により絶縁膜4を設け、遮光膜3と活性層5の電気的接触を防ぐようにすることが好ましい。なお、第1図において2は石英ガラス、5は poly-Si 活性層、6はゲート絶縁層、7は poly-Si ゲート、8は層間絶縁膜、9は Al 電極、5'は拡散層をそれぞれ示す。

次に、第1図に示す TFT を作製する場合の

一例について説明する。

Cr スパッタ：マグネトロンスパッタ法

↓ 3 KW、5 mTorr、Ar (30 sccm)

↓ 膜厚 1000 Å

Cr パターニング

↓

絶縁膜形成 (SiO_2)：減圧 CVD 法

↓ 420℃

↓ SiH_4 (80 sccm) + O_2 (120 sccm)

↓ 0.1 Torr

↓ 膜厚 2000 Å

poly-Si 活性層製膜：減圧 CVD 法

↓ 630℃

↓ SiH_4 145 sccm

↓ 0.12 Torr

↓ 膜厚 1700 Å

活性層パターニング

↓

ゲート絶縁膜形成：熱酸化法

↓ 1000℃

↓ dryO_2 (9.7 sccm) + HC_2 (0.3 sccm)

↓ 膜厚 1400 Å

poly-Si ゲート製膜：減圧 CVD 法

↓ 膜厚 4000 Å

ゲート拡散：PSG 塗布拡散方式

↓ 1000℃

↓ 30分 in N_2

ゲート電極パターニング

↓

ソース・ドレイン拡散：BSG 塗布拡散方法

↓ 950℃ in N_2

ゲート端面酸化：925℃、30分 in O_2

↓

層間絶縁膜製膜：LTO

↓ SiH_4 (80 sccm) + O_2 (120 sccm)

↓ 420℃

↓ 0.1 Torr

コンタクトホール形成

↓

Al 電極形成

↓
シンター
↓

水素プラズマ処理: H₂ プラズマ

300℃

1 KW

35分

0.5 Torr

〔発明の作用、効果〕

以上のような本発明によれば、水素化処理して大幅な特性改善を図ったpoly-Siを活性層とするTFTにおいて、このpoly-Si活性層とするTFTのチャンネル形成領域の上部もしくは下部に高融点金属もしくはその酸化物からなる遮光膜を形成しているため、このTFTに光照射することによるフォトキャリアの影響によるオフ電流の増加をこの遮光膜により光を遮光することにより防止し、Ion/off低下が防止される。

4. 図面の簡単な説明


第1図は本発明TFTの一実施例を示す断面説明図である。

- | | |
|--------------|----------|
| 1…光源 | 2…石英ガラス |
| 3…Cr遮光膜 | 4…絶縁膜 |
| 5…poly-Si活性層 | 6…ゲート絶縁膜 |
| 7…poly-Siゲート | 8…層間絶縁膜 |
| 9…Al電極 | 5'…拡散層 |

特許出願人 株式会社リコー
外1名
代理人 弁理士 佐田 守 雄
外1名



第1図



第1頁の続き

⑦発明者 佐 野

豊

宮城県名取市高館熊野堂字余方上5番地の10 リコー応用
電子研究所株式会社内

⑦発明者 池 口

弘

東京都大田区中馬込1丁目3番6号 株式会社リコー内